Beschreibung
Das Open Electronics Lab lädt Studierende dazu ein, in ihrer Freizeit erste Erfahrungen im Entwurf und der Fertigung digitaler integrierter Schaltkreise zu sammeln.
Dank der Plattform Tiny Tapeout ist es inzwischen möglich, eigene digitale Designs kostengünstig auf Open-Source-PDKs und Tools zu realisieren und bis zur physikalischen Fertigung zu bringen.
Im Rahmen dieses Forschungspraktikums soll eine einfache digitale Schaltung (z. B. FSM o. ä.) von der logischen Spezifikation bis zum Layout umgesetzt und zur Fertigung eingereicht werden. Dabei kommt die am Lehrstuhl bereits etablierte Open-Source-Toolchain zum Einsatz.
Zusätzlich soll der gesamte Design-Workflow für die Tiny-Tapeout-Plattform dokumentiert und hinsichtlich Benutzerfreundlichkeit und Reproduzierbarkeit bewertet werden.
Forschungsfragen
- Welche Herausforderungen treten bei der Implementierung digitaler Designs mit Open-Source-EDA-Tools auf?
- Wie zuverlässig sind Synthese-, Place-&-Route- und Verifikationsschritte im Vergleich zu industriellen Tools?
- Welche Design-Flows eignen sich am besten für Lehre und Prototyping kleiner digitaler Systeme?
- An welchen Stellen kann der Workflow für Tiny Tapeout automatisiert oder optimiert werden?
Ziele der Arbeit
- Dokumentation eines vollständigen Digital-Design-Workflows für einen MPW-Run auf Tiny Tapeout
- Entwurf, Simulation, Synthese und Layout einer einfachen digitalen Schaltung
- Bewertung von Open-Source-Tools für die Anwendung in Lehre und Forschung
Arbeitspakete
- System & Spezifikation
- Definition von Funktion, Schnittstellen und Entwurfsmetriken
- RTL-Design & Verifikation
- Entwurf in Verilog/SystemVerilog
- Funktionale Simulation mit Icarus Verilog, Verilator oder GTKWave
- Synthese & Implementierung
- Logiksynthese mit Yosys, Platzierung & Verdrahtung mit OpenLane
- Signoff-checks (DRC/LVS) und GDS-Erzeugung
- Dokumentation & Automatisierung
- Skriptbasierter Workflow (Makefile/Python), Reproduzierbarkeit und CI-Integration
Deine Kenntnisse
(Nicht alle Punkte sind erforderlich.)
- Allgemein:
- Gute Studienleistungen (Gesamtnote besser als 2,0)
- Interesse am digitalen Design und an Open-Source-EDA-Tools
- Studienrichtung EEI, Informatik oder vergleichbar
- Programmierung & EDA:
- Gute Kenntnisse in Verilog oder VHDL
- Erfahrung mit Python für Automatisierung und Testbenching
- Grundkenntnisse in Linux und reproduzierbarem Arbeiten
- Erfahrung mit OpenLane, Yosys, Magic oder KLayout ist ein Plus
- Digital-Design:
- Grundlagen der Digitaltechnik (Logik, FSMs, Taktung, Pipelines)
- Besuch von Vorlesungen und Praktika wie VHDL oder Praktikum Digitaler ASIC-Entwurf vorteilhaft
- Praxis & Motivation:
- Freude am Experimentieren mit neuen Tools
- Interesse an IC-Entwurf, Digitalverifikation und Open-Source-Entwicklungsflows